verilog-0.0.5: Verilog parser and DSL.

Safe HaskellSafe-Inferred

Data.BitVec

Description

Unsigned bit vectors.

Synopsis

Documentation

data BitVec Source

Instances

bitVec :: Int -> Integer -> BitVecSource

BitVec construction, given width and value.

select :: BitVec -> (BitVec, BitVec) -> BitVecSource

Bit seclection. LSB is 0.

width :: BitVec -> IntSource

Width of a BitVec.

value :: BitVec -> IntegerSource

Value of a BitVec.